

УДК 681.33

Ю.В. Кокоша, М. А.Терешин, канд. техн. наук

Частотный анализ больших схем с применением сворачиваемых многополюсников

Анализ электронных схем, содержащих десятки транзисторов, вызывает значительные трудности при вводе исходных данных, поскольку каждый новый транзистор – это модель, содержащая примерно от 5 до 15 узлов. Сворачивание таких моделей в частотно-зависимые трехполюсники значительно сокращает общее число узлов схемы и составляющих ее компонентов, позволяет уменьшить время ввода исходных данных во много раз, и значительно ускоряет процедуру анализа схемы.

Analysis of electronic circuits with many dozens of transistors leads to considerable difficulties with initial input data. As a rule, each newly developed transistor has to be represented by an equivalent circuit including 5 to 15 nodes. Reduction of such models to frequency-dependent three-poles considerably decreases the overall number of circuit nodes and components, makes possible to shorten the time of data input, and radically accelerates the analysis procedure.

Введение

Современное развитие аналоговых устройств идет по пути укрупнения схем с применением интегральной технологии и, как следствие — по пути расширения номенклатуры схем, что дает возможность изготавливать разнообразные электронные устройства на одном кристалле. Это накладывает новые требования на процесс проектирования, все этапы которого должны осуществляться быстро и рентабельно — с минимальными затратами ручного труда и машинного времени счета.

Большинство аналоговых устройств в интегральном исполнении можно создать, используя электрическую схему, в которой активные элементы (транзисторы и диоды) заменяются их моделями, включающими в себя зависимые источники переменных сигналов и пассивные элементы (резисторы, конденсаторы и катушки индуктивности). Требования к размерам интегральных элементов и, следовательно, к допускам на их электрические параметры являются хорошо известными.

Проектирование электрических схем аналоговых устройств невозможно без анализа этих

схем в частотной области, т.е. без многократного расчета их амплитудно-частотных и фазочастотных характеристик. С другой стороны, подготовка схемы для анализа, когда она содержит многие десятки транзисторов и пассивных элементов, превращается в целую проблему. Например, одна лишь подготовка схемы для машинного расчета АЧХ и ФЧХ может включать в себя следующие этапы, обычно выполняемые вручную:

1. Замена активных элементов их эквивалентными схемами на переменном токе, в частности, моделями Эберса-Молла.

2. Изображение полной схемы на бумаге или экране.

3. Нумерация узлов полной схемы устройства с выделением входных и выходных узлов.

4. Ввод в компьютер данных обо всех ветвях схемы с указанием номиналов и узлов подключения.

5. Ввод частот, на которых будет рассчитываться АЧХ и ФЧХ.

6. Ввод режимов исследования, задаваемых по желанию пользователя (расчет чувствительностей, перевод АЧХ в децибелы, определение временных характеристик и т.д.).

Подготовка к расчету самой схемы, имеющей несколько десятков или даже сотен узлов, отнимает у разработчика многие часы, а отыскание ошибок при ручной подготовке схемы еще больше увеличивает эту цифру.

Анализ таких схем на современных компьютерах занимает несколько минут. В общем случае, время анализа схемы (в частности, обращение матрицы проводимости, составляющее основную часть времени работы процессора) пропорционально, как минимум, n^2 (классические процедуры обращения дают цифру порядка n^3), где n — общее число узлов схемы. Поэтому анализ схемы в 20 узлов займет в 25-125 раз меньше времени, чем анализ схемы в 100 узлов. Если же говорить о программах параметрической оптимизации, основанных на рекуррентном анализе, который проводится сотни раз, то сам машинный расчет растягивается на многие часы и может существенно повлиять на успех в проектировании.

Существует еще одна проблема, которая неожиданно возникает при частотном анализе

больших схем в широком диапазоне частот (от десятков Гц до десятков ГГц), когда номиналы цепи и, особенно, ее реактивности отличаются друг от друга на несколько порядков. Поскольку анализ цепи требует многократного обращения матрицы проводимости, а это в свою очередь сопряжено (для большой схемы) с десятками и сотнями тысяч машинных операций, то округления во время обращения матрицы, содержащей элементы, отличающиеся на 6-10 порядков, могут спутать все результаты анализа. Редукция схемы к меньшим размерам практически снимает эту проблему.

Другими словами, было бы очень удобно, если бы в большой схеме, где, например, каждый транзистор (имеющий три внешних электрода), представленный развернутой моделью из десятка узлов, при вычислениях автоматически заменялся другой моделью, эквивалентной по своим электрическим характеристикам, но имеющей меньшее число узлов, например, три.

Описание метода

Ниже предлагается способ автоматической редукции эквивалентных схем транзисторов, основанный на двойном обращении матриц (исходной и редуцированной) эквивалентной схемы. Способ включает в себя применение только стандартных процедур формирования, пересылки и обращения матриц [3].

1. Пронумеровать узлы эквивалентной схемы таким образом, чтобы внешние узлы занимали первые места (например, эмиттер – узел 1, база – узел 2, коллектор – узел 3). Общий узел, т.е. земля, в матрицы не вносится.

2. Составить матрицу проводимости данной схемной модели по обычным правилам [1].

3. Обратить матрицу, составленную в п. 2.

4. Оставить в обратной матрице левый верхний угол, включающий в себя 3 строки и 3 столбца. Данный фрагмент будет использоваться дальше, остальная часть матрицы больше не понадобится.

5. Еще раз обратить получившуюся выше матрицу размером 3×3 . После обращения мы получаем трехполюсник, соответствующий развернутой модели транзистора на данной частоте.

6. Прodelать то же самое для всех моделей на всех частотах.

В результате мы получим для каждой частоты матрицу проводимости эквивалентного трехполюсника, которую впоследствии вписываем в полную Y -матрицу схемы на этапе (4) по следующему правилу:

Нумерация узлов данного транзистора в полной схеме	Узел эмиттера (истока)	Узел базы (затвора)	Узел коллектора (стока)
Узел эмиттера (истока)	Элемент (1,1)	Элемент (1,2)	Элемент (1,3)
Узел базы (затвора)	Элемент (2,1)	Элемент (2,2)	Элемент (2,3)
Узел коллектора (стока)	Элемент (3,1)	Элемент (3,2)	Элемент (3,3)

Если один из узлов модели подключен к базисному, то в полную Y -матрицу он не вносится.

Процедура повторяется для каждой модели на текущей частоте.

После этого проводится запись остальных (не относящихся к моделям) элементов в Y -матрицу и на этом ее формирование завершается.

Как можно заметить, при формировании полной Y -матрицы проектируемого устройства узлы подключения транзисторов приведены в соответствие с узлами нужного нам свернутого многополюсника (эмиттер — к эмиттеру, и т.д.). Ясно, что Y -матрицы на разных частотах будут разными, поэтому при добавлении параметров эквивалентного трехполюсника к полной Y -матрице нужно выбирать трехполюсник, соответствующий данной частоте.

Здесь нужно учесть следующее:

Ввиду того, что в реальных схемах обычно одновременно используются разные типы транзисторов (а также других активных элементов), то и модели этих элементов будут тоже разными. Желательно ввести эти модели в задачу заранее, а затем автоматически свернуть их в многополюсники, имеющие меньшее число узлов.

Напомним, что поскольку модели активных элементов содержат реактивности, то даже для одной и той же модели редуцированные многополюсники будут разными на разных частотах. И если, например, анализ проводится на 50 частотах, то для одной эквивалентной схемы транзистора придется формировать 50 эквивалентных многополюсников. Если же схема содержит 10 разных моделей, то число эквивалентных многополюсников возрастает до 500 (размером 3×3 каждый). Оперативная память компьютера позволяет это сделать.

Следует также отметить, что для получившегося нового трехполюсника вряд ли можно построить физическую эквивалентную схему, составленную из обычных компонентов. Данная модель представима лишь в «машинном» варианте — как набор частотно-зависимых матриц.

Используя описанный выше метод редукции, была составлена программа анализа в частотной области для электрических цепей, содержащих 3 вида пассивных элементов (R , L и C) и зависимые источники тока, управляемые напряжением (ИТУН). Программа включает в себя следующие процедуры:

1. Ввод общих данных о схеме и о режимах исследования.
2. Ввод конкретных данных об элементах схемы и местах их подключения.
3. Ввод моделей активных элементов и преобразование их в частотно-зависимые трехполюсники.
4. Формирование полной Y -матрицы схемы на данной частоте.
5. Обращение Y -матрицы.
6. Определение коэффициента передачи схемы по элементам обратной Y -матрицы.

Выделение требуемых характеристик из обратной матрицы (модуль и фаза на данной частоте).

Примечание. Пункты 4–6 повторяются для каждой частоты будущих частотных характеристик.

7. Запись результатов анализа в отдельный файл для дальнейшего графического просмотра результатов анализа.

Как можно заметить, в стандартную программу анализа добавлены лишь процедуры

сворачивания моделей, выполняемые заранее - перед началом анализа всей схемы.

Проверка эффективности метода

Оценка выигрыша от применения данного подхода специально проводилась на устаревшем компьютере, где разница во времени анализа больших и малых схем была более заметной. Для проверки была использована схема реального операционного усилителя, показанного на рис. 1. Усилитель, схема которого имеет 20 узлов (без базисного), содержит 14 транзисторов, представленных 10 разными моделями. Развернутую схему усилителя, включающую в себя все эквивалентные схемы транзисторов, привести в данной статье нет возможности. Полная схема имеет 54 узла, 125 пассивных элементов (резисторов и конденсаторов примерно поровну) и 14 зависимых источников типа ИТУН.

В частности, в представленной выше схеме ОУ транзистору T10 соответствует эквивалентная схема, изображенная на рис. 2. Схема имеет 7 узлов (без базисного), 10 пассивных компонентов и один зависимый источник типа ИТУН [2]. Эта схема, как и все остальные модели ОУ, была автоматически преобразована в частотно-зависимый трехполюсник.




Рис. 1




Рис. 2

Сравнение по времени анализа:

Редуцированная схема — анализ на 10 частотах — менее 1 секунды.

Полная схема — анализ на тех же частотах - 20 секунд.

Как и следовало ожидать результаты анализа (АЧХ и ФЧХ) полной и редуцированной схем ОУ совпали достаточно точно.

Сравнительной оценки трудозатрат при вводе схемы не проводилось, поскольку ско-

рость ручного ввода сильно зависит от квалификации человека.

Кроме того, была проведена оценка выигрыша во времени анализа на примере расчета реальной схемы. Исследуемая схема представляет собой низкочастотный полосовой фильтр без индуктивностей, с полосой пропускания от 200 до 4000 Гц, предназначенный для установки в телефонных аппаратах. Схема электрическая принципиальная, состоящая из трех одинаковых операционных усилителей (рис.1) и 10 дополнительных пассивных компонентов (резисторов и конденсаторов), представлена на рис.3.

Результаты расчета (графики АЧХ и ФЧХ в полном логарифмическом масштабе) представлены на рис. 4 и 5, соответственно. Время анализа данной схемы (порядка 170 узлов, 42 транзистора, 400 пассивных компонентов — резисторов и конденсаторов) на 100 частотах, с использованием современного компьютера с процессором Intel Celeron 2,66 GHz, составляет несколько секунд.




Рис. 3




Рис. 4




Рис. 5

Выводы

Предложенный способ редукции аналоговых схем с использованием эквивалентных многополюсников позволяет сворачивать не только модели транзисторов, но и любые другие фрагменты схемы. Это особенно удобно, если схема содержит повторяющиеся многополюсники, которые можно заменить одной и той же редукцированной моделью. Выполнив данную процедуру один раз, мы не только ускорим процедуру ручного ввода, но сможем значительно сократить объем вычислений во время рекуррентного анализа при параметрической оптимизации. Таким образом, применение современной вычислительной техники для проектирования, при ее умелом использовании и рациональном построении пакетов программ, в частности, ана-

лиза и оптимизации, позволяет до минимума сократить время разработки достаточно больших аналоговых схем.

Литература

1. Сигорский В. П., Петренко А. И. Основы теории электронных схем, Киев, "Техніка", 1967. – 610 с.
2. Терешин М. А. Оптимизация в частотной области с приведением схемы к эквивалентному многополюснику, Изв. Вузов МВ и ССО СССР. Радиоэлектроника, т. 29, № 7, с. 93–94, 1986.
3. Сигорский В. П., Терешин М. А. Повышение эффективности автоматизированного проектирования в частотной области, Радиотехника, № 3, с. 90–93, 1988.