Арутюнян, А. 2010. Линейное размещение ячеек цифровых интегральных схем с учетом резервов задержек в цепях. Электроника и Связь. 15, 3 (мар. 2010), 79–82. DOI:https://doi.org/10.20535/2312-1807.2010.15.3.306098.