Датчик режима насыщения выходного n-p-n-транзистора

##plugins.themes.bootstrap3.article.main##

P. G. Merejany
L. N. Pavlov

Аннотация

Предложен алгоритм адаптации модели датчика насыщения вертикального npn-транзистора, совмещенного с ним в единой структуре, к системе автоматизированного проектирования. Алгоритм подразумевает сведение результатов измерения реальных интегральных структур с результатами моделирования комплекса (выходной транзистор) + (транзистор-датчик). Выявлены критические параметры модели, и указано на необходимость усреднения погрешности модели из-за высокой чувствительности к коэффициентам неидеальности переходов транзисторов.

Библ. 3, рис. 5, табл. 1.

##plugins.themes.bootstrap3.article.details##

Как цитировать
Merejany, P. G., & Pavlov, L. N. (2013). Датчик режима насыщения выходного n-p-n-транзистора. Электроника и Связь, 18(3), 9–13. https://doi.org/10.20535/2312-1807.2013.18.3.158134
Раздел
Твердотельная электроника

Библиографические ссылки

A.V. Borisov, L.N. Pavlov. (2012), “Rail-to-Rail Opamp Self Protection against Injection in Output stage”. Electronics and Communications, No.1, Pp.5-8. (Rus)

L.N. Pavlov, M.A. Tereshin. (2012), “Rail-to-Rail Opamp Output stage investigation”. Electronics and Communications. No. 2, Pp.18-22. (Rus)

V.D. Razevig. (1999), “Computer-added Electronic System Design”. “DesignLab 8.0”. «Solon», Мoscow., P. 698. (Rus)