Поведенческая модель интегрального маршрутизатора

##plugins.themes.bootstrap3.article.sidebar##

pdf
Опубликован: Mar 28, 2011
DOI: https://doi.org/10.20535/2312-1807.2011.16.3.266789
Ключевые слова:
сеть на кристалле, интегральный маршрутизатор, System Verilog, поведенческая модель

##plugins.themes.bootstrap3.article.main##

Е.В. Короткий
А.Н. Лысенко

Аннотация

Рассмотрены функциональные блоки, архитектура и особенности конструкции маршрутизаторов для сетей на кристалле. Создана поведенческая модель интегрального маршрутизатора. Проведено исследование ее характеристик

##plugins.themes.bootstrap3.article.details##

Как цитировать
Короткий, Е. ., & Лысенко, А. . (2011). Поведенческая модель интегрального маршрутизатора. Электроника и Связь, 16(3), 221–225. https://doi.org/10.20535/2312-1807.2011.16.3.266789
Выпуск
Том 16 № 3 (2011)
Раздел
системы телекоммуникации, связи и защиты информации
Лицензия Creative Commons

Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.

Авторы, публикующиеся в данном журнале, соглашаются со следующими условиями:

  1. Авторы сохраняют за собой права на авторство своей работы и предоставляют журналу право первой публикации этой работы на условиях лицензии Creative Commons Attribution License, которая позволяет другим лицам свободно распространять опубликованную работу с обязательной ссылокой на авторов оригинальной работы и оригинальную публикацию в этом журнале.
  2. Авторы сохраняют право заключать отдельные договора на неэксклюзивное распространение работы в том виде, в котором она была опубликована этим журналом (например, размещать работу в электронном архиве учреждения или публиковать в составе монографии), с условием сохраниения ссылки на оригинальную публикацию в этом журнале.
  3. Политика журнала разрешает и поощряет размещение авторами в сети Интернет (например в институтском хранилище или на персональном сайте) рукописи работы как до ее подачи в редакцию, так и во время ее редакционной обработки, так как это способствует продуктивной научной дискуссии и положительно сказывается на оперативности и динамике цитирования статьи (см. The Effect of Open Access).

Библиографические ссылки

T. Bjerregaard and S. Mahadevan, “A survey of research and practices of Network-on-chip”, ACM Computing Surveys, vol. 38, no. 1, p. 1, Jun. 2006. doi: 10.1145/1132952.1132953

F. Angiolini, P. Meloni, S. M. Carta, L. Raffo, and L. Benini, “A Layout-Aware Analysis of Networks-on-Chip and Traditional Interconnects for MPSoCs”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 26, no. 3, pp. 421–434, Mar. 2007. DOI:10.1109/TCAD.2006.888287

H. G. Lee, N. Chang, U. Y. Ogras, and R. Marculescu, “On-chip communication architecture exploration: A quantitative evaluation of point-to-point, bus, and network-on-chip approaches”, ACM Transactions on Design Automation of Electronic Systems, vol. 12, no. 3, pp. 1–20, Aug. 2007.DOI: 10.1145/1255456.1255460

W. J. Dally and B. Towles, “Route packets, net wires: on-chip inteconnectoin networks”, in Proceedings of the 38th conference on Design automation - DAC ’01, Las Vegas, Nevada, United States, 2001, pp. 684–689. DOI:10.1145/378239.379048

D. Atienza, F. Angiolini, S. Murali, A. Pullini, L. Benini, and G. De Micheli, “Network-on-Chip design and synthesis outlook”, Integration, vol. 41, no. 3, pp. 340–359, May 2008. DOI:10.1016/j.vlsi.2007.12.002

R. Marculescu and P. Bogdan, “The Chip Is the Network: Toward a Science of Network-on-Chip Design”, Foundations and Trends® in Electronic Design Automation, vol. 2, no. 4, pp. 371–461, Jan. 2007. DOI:10.1561/1000000011

F. Moraes, N. Calazans, A. Mello, L. Möller, and L. Ost, “HERMES: an infrastructure for low area overhead packet-switching networks on chip”, Integration, vol. 38, no. 1, pp. 69–93, Oct. 2004. DOI: 10.1016/j.vlsi.2004.03.003

A. Ehliar and D. Liu, “An FPGA Based Open Source Network-on-Chip Architecture”, in 2007 International Conference on Field Programmable Logic and Applications, Amsterdam, Netherlands, 2007, pp. 800–803. DOI:10.1109/FPL.2007.4380772

W. Dally, “Performance analysis of k-ary n-cube interconnection networks”, vol. 39, no. 6, pp. 775–785, Jun. 1990. DOI:10.1109/12.53599

M. Karol, M. Hluchyj, and S. Morgan, “Input Versus Output Queueing on a Space-Division Packet Switch”, IEEE Transactions on Communications, vol. 35, no. 12, pp. 1347–1356, DOI: 1987. 10.1109/TCOM.1987.1096719

W. Dally, “Virtual-channel flow control”, IEEE Transactions on Parallel and Distributed Systems, vol. 3, no. 2, pp. 194–205, Mar. 1992. DOI:10.1109/71.127260

V. Olifer and N. Olifer, Computer networks. Principles, technologies, protocols, St. Petersburg: Peter, 2007, p. 958.

W. Dally, Principles and Practices of Interconnection Networks, San Francisco: Morgan Kaufmann Publishers, 2004, p. 550.

L.-S. Peh and W. Dally, “A delay model and speculative architecture for pipelined routers”, in Proceedings HPCA Seventh International Symposium on High-Performance Computer Architecture, Monterrey, Mexico, 2001, pp. 255–266. doi: 10.1109/HPCA.2001.903268