Метод параметрической оптимизации многоядерных процессоров
##plugins.themes.bootstrap3.article.main##
Аннотация
Предлагается алгоритм оптимизации энергопотребления (ОЭ) на посттопологическом этапе проектирования. Одновременно применяются методы калибровки логических элементов и многопороговой оптимизации. Главными преимуществами предлагаемого метода являются быстродействие и минимальное воздействие на начальное размещение и трассировку. Свободную площадь, образованную вследствии оптимизации, предлагается заполнить емкостными ячейками, которые уменьшают помехи через цепь питания. Применение алгоритма обеспечивает уменьшение статической и динамической потребляемой энергии соответственно на 19% и 11% для восьмиядерного процессора OpenSPARC. Предложенное решение превосходит существующие алгоритмы по скорости оптимизации примерно на 29%, уступая им по эффективности ОЭ всего на 2-5%
##plugins.themes.bootstrap3.article.details##
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.
Авторы, публикующиеся в данном журнале, соглашаются со следующими условиями:- Авторы сохраняют за собой права на авторство своей работы и предоставляют журналу право первой публикации этой работы на условиях лицензии Creative Commons Attribution License, которая позволяет другим лицам свободно распространять опубликованную работу с обязательной ссылокой на авторов оригинальной работы и оригинальную публикацию в этом журнале.
- Авторы сохраняют право заключать отдельные договора на неэксклюзивное распространение работы в том виде, в котором она была опубликована этим журналом (например, размещать работу в электронном архиве учреждения или публиковать в составе монографии), с условием сохраниения ссылки на оригинальную публикацию в этом журнале.
- Политика журнала разрешает и поощряет размещение авторами в сети Интернет (например в институтском хранилище или на персональном сайте) рукописи работы как до ее подачи в редакцию, так и во время ее редакционной обработки, так как это способствует продуктивной научной дискуссии и положительно сказывается на оперативности и динамике цитирования статьи (см. The Effect of Open Access).
Библиографические ссылки
K. Michael and F. David, Low Power Methodology Manual for System-on-Chip Design, Springer, 2007.
B. Swarup and M. Saibal, Low-Power Variation Tolerant Design in Nanometer Silicon, Springer, 2011, p. 456.
C. Kyu-won and C. Abhijit, “UDSM (UItra-Deep SubMicron)-Aware Post-Layout Power Optimization for Ultra Low-Power CMOS VLSl”, ISLPED’03, pp. 72–77, 2003.
M. Ketkar and S. S. Sapatnekar, “Standby power optimization via transistor sizing and dual threshold voltage assignment”, in Proceedings of the 2002 IEEE/ACM international conference on Computer-aided design - ICCAD ’02, San Jose, California, 2002, pp. 375–378. DOI:10.1145/774572.774628
K. Ken, Power Supply Noise Reduction, 2004. www.designers-guide.org
Design Compiler User Guide, 2010, p. 399.
IC Compiler User Guide, 2010, p. 100.
Y. Liu and J. Hu, “A new algorithm for simultaneous gate sizing and threshold voltage assignment”, in Proceedings of the 2009 international symposium on Physical design - ISPD ’09, San Diego, California, USA, 2009, p. 27. DOI:10.1145/1514932.1514940
