Анализ Vth метода скачкообразного энергопотребления
##plugins.themes.bootstrap3.article.main##
Аннотация
В статье предложена энергетическая модель для VTH прыжковой схемы, получены уравнения для расчета уменьшения энергии. На основе продложенной модели формально сформулирована задача VTH прыжковой схемы, для решения которой использован эвристический алгоритм. Показано, что при использовании этого метода можно сохранить примерно 30% статической энергии при увеличении площади схемы не более чем на 3%.
##plugins.themes.bootstrap3.article.details##
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.
Авторы, публикующиеся в данном журнале, соглашаются со следующими условиями:- Авторы сохраняют за собой права на авторство своей работы и предоставляют журналу право первой публикации этой работы на условиях лицензии Creative Commons Attribution License, которая позволяет другим лицам свободно распространять опубликованную работу с обязательной ссылокой на авторов оригинальной работы и оригинальную публикацию в этом журнале.
- Авторы сохраняют право заключать отдельные договора на неэксклюзивное распространение работы в том виде, в котором она была опубликована этим журналом (например, размещать работу в электронном архиве учреждения или публиковать в составе монографии), с условием сохраниения ссылки на оригинальную публикацию в этом журнале.
- Политика журнала разрешает и поощряет размещение авторами в сети Интернет (например в институтском хранилище или на персональном сайте) рукописи работы как до ее подачи в редакцию, так и во время ее редакционной обработки, так как это способствует продуктивной научной дискуссии и положительно сказывается на оперативности и динамике цитирования статьи (см. The Effect of Open Access).
Библиографические ссылки
C. Seiculescu, S. Murali, L. Benini, and G. De Micheli, “NoC topology synthesis for supporting shutdown of voltage islands in SoCs”, in Proceedings of the 46th Annual Design Automation Conference, San Francisco California, 2009, pp. 822–825. DOI:10.1145/1629911.1630121
V. Veetil, D. Sylvester, D. Blaauw, S. Shah, and S. Rochel, “Efficient smart sampling based full-chip leakage analysis for intra-die variation considering state dependence”, in Proceedings of the 46th Annual Design Automation Conference, San Francisco California, 2009, pp. 154–159. DOI:10.1145/1629911.1629956
H. Falk, “Prolog to: Leakage current mechanisms and leakage reduction techniques in deep-submicrometer cmos circuits”, Proceedings of the IEEE, vol. 91, no. 2, pp. 303–304, Feb. 2003. DOI:10.1109/JPROC.2003.808154
A. Sathanur, A. Pullini, L. Benini, G. De Micheli, and E. Macii, “Physically clustered forward body biasing for variability compensation in nanometer CMOS design”, in 2009 Design, Automation & Test in Europe Conference & Exhibition, Nice, 2009, pp. 154–159. DOI:10.1109/DATE.2009.5090650
S. Hong, S. Yoo, B. Bin, K.-M. Choi, S.-K. Eo, and T. Kim, “Dynamic Voltage Scaling of Supply and Body Bias Exploiting Software Runtime Distribution”, in 2008 Design, Automation and Test in Europe, Munich, Germany, 2008, pp. 242–247. DOI:10.1109/DATE.2008.4484693
