Аналіз Vth стрибкового методу енергоспоживання
Основний зміст сторінки статті
Анотація
У статті запропоновано енергетичну модель для VTH стрибкової схеми, отримані рівняння до розрахунку зменшення енергії. На основі запропонованої моделі формально сформульовано завдання VTH стрибкової схеми, для вирішення якої використано евристичний алгоритм. Показано, що з використанням цього методу можна зберегти приблизно 30% статичної енергії зі збільшенням площі схеми лише на 3%
Блок інформації про статтю
Ця робота ліцензується відповідно до Creative Commons Attribution 4.0 International License.
Автори, які публікуються у цьому журналі, погоджуються з наступними умовами:- Автори залишають за собою право на авторство своєї роботи та передають журналу право першої публікації цієї роботи на умовах ліцензії Creative Commons Attribution License, котра дозволяє іншим особам вільно розповсюджувати опубліковану роботу з обов'язковим посиланням на авторів оригінальної роботи та першу публікацію роботи у цьому журналі.
- Автори мають право укладати самостійні додаткові угоди щодо неексклюзивного розповсюдження роботи у тому вигляді, в якому вона була опублікована цим журналом (наприклад, розміщувати роботу в електронному сховищі установи або публікувати у складі монографії), за умови збереження посилання на першу публікацію роботи у цьому журналі.
- Політика журналу дозволяє і заохочує розміщення авторами в мережі Інтернет (наприклад, у сховищах установ або на особистих веб-сайтах) рукопису роботи, як до подання цього рукопису до редакції, так і під час його редакційного опрацювання, оскільки це сприяє виникненню продуктивної наукової дискусії та позитивно позначається на оперативності та динаміці цитування опублікованої роботи (див. The Effect of Open Access).
Посилання
C. Seiculescu, S. Murali, L. Benini, and G. De Micheli, “NoC topology synthesis for supporting shutdown of voltage islands in SoCs”, in Proceedings of the 46th Annual Design Automation Conference, San Francisco California, 2009, pp. 822–825. DOI:10.1145/1629911.1630121
V. Veetil, D. Sylvester, D. Blaauw, S. Shah, and S. Rochel, “Efficient smart sampling based full-chip leakage analysis for intra-die variation considering state dependence”, in Proceedings of the 46th Annual Design Automation Conference, San Francisco California, 2009, pp. 154–159. DOI:10.1145/1629911.1629956
H. Falk, “Prolog to: Leakage current mechanisms and leakage reduction techniques in deep-submicrometer cmos circuits”, Proceedings of the IEEE, vol. 91, no. 2, pp. 303–304, Feb. 2003. DOI:10.1109/JPROC.2003.808154
A. Sathanur, A. Pullini, L. Benini, G. De Micheli, and E. Macii, “Physically clustered forward body biasing for variability compensation in nanometer CMOS design”, in 2009 Design, Automation & Test in Europe Conference & Exhibition, Nice, 2009, pp. 154–159. DOI:10.1109/DATE.2009.5090650
S. Hong, S. Yoo, B. Bin, K.-M. Choi, S.-K. Eo, and T. Kim, “Dynamic Voltage Scaling of Supply and Body Bias Exploiting Software Runtime Distribution”, in 2008 Design, Automation and Test in Europe, Munich, Germany, 2008, pp. 242–247. DOI:10.1109/DATE.2008.4484693