Параллельный алгоритм сокращения размерности RLC-схем
##plugins.themes.bootstrap3.article.main##
Аннотация
Предложена параллельная реализация алгоритма сокращения размерности RLC-схем на основе Y-Δ преобразования с использованием модифицированного кластерного алгоритма Санжовани-Винсентелли разрезания графов. Приведены результаты моделирования, подтверждающие эффективность предложенного алгоритма
##plugins.themes.bootstrap3.article.details##
Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.
Авторы, публикующиеся в данном журнале, соглашаются со следующими условиями:- Авторы сохраняют за собой права на авторство своей работы и предоставляют журналу право первой публикации этой работы на условиях лицензии Creative Commons Attribution License, которая позволяет другим лицам свободно распространять опубликованную работу с обязательной ссылокой на авторов оригинальной работы и оригинальную публикацию в этом журнале.
- Авторы сохраняют право заключать отдельные договора на неэксклюзивное распространение работы в том виде, в котором она была опубликована этим журналом (например, размещать работу в электронном архиве учреждения или публиковать в составе монографии), с условием сохраниения ссылки на оригинальную публикацию в этом журнале.
- Политика журнала разрешает и поощряет размещение авторами в сети Интернет (например в институтском хранилище или на персональном сайте) рукописи работы как до ее подачи в редакцию, так и во время ее редакционной обработки, так как это способствует продуктивной научной дискуссии и положительно сказывается на оперативности и динамике цитирования статьи (см. The Effect of Open Access).
Библиографические ссылки
A. Petrenko, “Network package forcomputer design of microelectromechanical systems”, Developmentinformation and telecommunicationstechnologies and development of information society in Ukraine, pp. 143–156, 2007.
V. V. Ladogubets, A. Y. Beznosyk, A. V. Kramar, and A. D. Finogenov, “MEMS macromodeling methods”, Electronics and communication, no. 1-2, pp. 244–248, 2008.
B. Sheehan, “TICER: Realizable reduction of extracted RC circuits”, in 1999 IEEE/ACM International Conference on Computer-Aided Design. Digest of Technical Papers (Cat. No.99CH37051), San Jose, CA, USA, 1999, pp. 200–203. DOI: 10.1109/ICCAD.1999.810649
C. Amin, M. Chowdhury, and Y. Ismail, “Realizable RLCK circuit crunching”, in Proceedings 2003. Design Automation Conference (IEEE Cat. No.03CH37451), Anaheim, CA, USA, 2003, pp. 226–231. DOI: 10.1109/DAC.2003.1218969
Ladogubets V.V., Rudenko Yu.A., Ladogubets A.V., “Reduction algorithmdimensions of RLC circuits”, Electronicsand communication, vol. 21, pp. 72–74, 2004.
A. Sangiovanni-Vincentelli and L. Chua, “An efficient heuristic cluster algorithm for tearing large-scale networks”, IEEE Transactions on Circuits and Systems, vol. 24, no. 12, pp. 709–717, Dec. 1977. DOI:10.1109/TCS.1977.1084298
A. I. Petrenko, V. V. Ladogubets, A. Y. Beznosik, A. D. Finogenov, and A. V. Chkalov, “Calculation of natural frequencies membrane structures using circuit design packages”, Radio electronics: News of universities, no. 7, pp. 19–25, 2009.
