Паралельний алгоритм скорочення розмірності RLC-схем
Основний зміст сторінки статті
Анотація
Запропоновано паралельну реалізацію алгоритму скорочення розмірності RLC-схем на основі Y-Δ перетворення з використанням модифікованого кластерного алгоритму Санжовані-Вінсентеллі розрізання графів. Наведено результати моделювання, що підтверджує ефективність запропонованого алгоритму
Блок інформації про статтю
Ця робота ліцензується відповідно до Creative Commons Attribution 4.0 International License.
Автори, які публікуються у цьому журналі, погоджуються з наступними умовами:- Автори залишають за собою право на авторство своєї роботи та передають журналу право першої публікації цієї роботи на умовах ліцензії Creative Commons Attribution License, котра дозволяє іншим особам вільно розповсюджувати опубліковану роботу з обов'язковим посиланням на авторів оригінальної роботи та першу публікацію роботи у цьому журналі.
- Автори мають право укладати самостійні додаткові угоди щодо неексклюзивного розповсюдження роботи у тому вигляді, в якому вона була опублікована цим журналом (наприклад, розміщувати роботу в електронному сховищі установи або публікувати у складі монографії), за умови збереження посилання на першу публікацію роботи у цьому журналі.
- Політика журналу дозволяє і заохочує розміщення авторами в мережі Інтернет (наприклад, у сховищах установ або на особистих веб-сайтах) рукопису роботи, як до подання цього рукопису до редакції, так і під час його редакційного опрацювання, оскільки це сприяє виникненню продуктивної наукової дискусії та позитивно позначається на оперативності та динаміці цитування опублікованої роботи (див. The Effect of Open Access).
Посилання
A. Petrenko, “Network package forcomputer design of microelectromechanical systems”, Developmentinformation and telecommunicationstechnologies and development of information society in Ukraine, pp. 143–156, 2007.
V. V. Ladogubets, A. Y. Beznosyk, A. V. Kramar, and A. D. Finogenov, “MEMS macromodeling methods”, Electronics and communication, no. 1-2, pp. 244–248, 2008.
B. Sheehan, “TICER: Realizable reduction of extracted RC circuits”, in 1999 IEEE/ACM International Conference on Computer-Aided Design. Digest of Technical Papers (Cat. No.99CH37051), San Jose, CA, USA, 1999, pp. 200–203. DOI: 10.1109/ICCAD.1999.810649
C. Amin, M. Chowdhury, and Y. Ismail, “Realizable RLCK circuit crunching”, in Proceedings 2003. Design Automation Conference (IEEE Cat. No.03CH37451), Anaheim, CA, USA, 2003, pp. 226–231. DOI: 10.1109/DAC.2003.1218969
Ladogubets V.V., Rudenko Yu.A., Ladogubets A.V., “Reduction algorithmdimensions of RLC circuits”, Electronicsand communication, vol. 21, pp. 72–74, 2004.
A. Sangiovanni-Vincentelli and L. Chua, “An efficient heuristic cluster algorithm for tearing large-scale networks”, IEEE Transactions on Circuits and Systems, vol. 24, no. 12, pp. 709–717, Dec. 1977. DOI:10.1109/TCS.1977.1084298
A. I. Petrenko, V. V. Ladogubets, A. Y. Beznosik, A. D. Finogenov, and A. V. Chkalov, “Calculation of natural frequencies membrane structures using circuit design packages”, Radio electronics: News of universities, no. 7, pp. 19–25, 2009.
