Линейное размещение ячеек цифровых интегральных схем с учетом резервов задержек в цепях

##plugins.themes.bootstrap3.article.sidebar##

pdf (Українська)
Опубликован: Mar 29, 2010
DOI: https://doi.org/10.20535/2312-1807.2010.15.3.306098

##plugins.themes.bootstrap3.article.main##

А.Г. Арутюнян

Аннотация

Предложен метод линейного размещения стандартных ячеек цифровых интегральных схем (ИС), основанный на предварительном временном анализе схемы и определении линейных координат, соответствующих нижней и верхней границам задержки сигнала в цепях. Определение предварительных линейных координат размещения ячеек производится по средневзвешенному значению отдаленности от линейных координат нижних границ задержки сигнала, инцидентных соответствующей ячейке цепей. В качестве весов фигурируют резервы времени соответствующих цепей. Окончательное размещение ячеек производится линейным перемещением координат ячеек до устранения перекрытий ячеек

##plugins.themes.bootstrap3.article.details##

Как цитировать
Арутюнян, А. . (2010). Линейное размещение ячеек цифровых интегральных схем с учетом резервов задержек в цепях. Электроника и Связь, 15(3), 79–82. https://doi.org/10.20535/2312-1807.2010.15.3.306098
Выпуск
Том 15 № 3 (2010)
Раздел
электронные системы
Лицензия Creative Commons

Это произведение доступно по лицензии Creative Commons «Attribution» («Атрибуция») 4.0 Всемирная.

Авторы, публикующиеся в данном журнале, соглашаются со следующими условиями:

  1. Авторы сохраняют за собой права на авторство своей работы и предоставляют журналу право первой публикации этой работы на условиях лицензии Creative Commons Attribution License, которая позволяет другим лицам свободно распространять опубликованную работу с обязательной ссылокой на авторов оригинальной работы и оригинальную публикацию в этом журнале.
  2. Авторы сохраняют право заключать отдельные договора на неэксклюзивное распространение работы в том виде, в котором она была опубликована этим журналом (например, размещать работу в электронном архиве учреждения или публиковать в составе монографии), с условием сохраниения ссылки на оригинальную публикацию в этом журнале.
  3. Политика журнала разрешает и поощряет размещение авторами в сети Интернет (например в институтском хранилище или на персональном сайте) рукописи работы как до ее подачи в редакцию, так и во время ее редакционной обработки, так как это способствует продуктивной научной дискуссии и положительно сказывается на оперативности и динамике цитирования статьи (см. The Effect of Open Access).

Библиографические ссылки

Talus Automated Chip Creation Methodology Magma Design Automatin 1650 Technology Drive San Jose, CA 95110: Copyright © 2006 Magma Design Automation, Inc. www.magmada.com.-San Jose, 2006.- 12

N.A. Sherwani, Algorithms for VLSI Physical Design Automation. Intel Corporation, Kluwer Academic Publishers, 1999, p. 572.

Digital Standard Cell Library, SAED_EDK90_CORE DATABOOK: © 2008 SYNOPSYS ARMENIA Educational Department, Yerevan, 2008, p. 96