DOI: https://doi.org/10.20535/2523-4455.mea.205929
Зображення обкладинки

Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою

Yaroslav O. Hordiienko, Anton Yu. Varfolomieiev, Ievgen V. Korotkyi

Анотація


В роботі розглянуто існуючі підходи до обчислення логарифму. Запропоновано параметризовану апаратну реалізацію потокового обчислювача логарифму за основою 2 для даних в форматі з фіксованою комою, що дозволяє визначати точність обчислень, а також розрядності цілої й дробової частин даних на вході та виході обчислювача. Створено високорівневу параметризовану модель запропонованого обчислювача в MATLAB® Simulink®, з застосуванням якої виконано оцінку точності  розрахунків. З високорівневої моделі MATLAB® Simulink® синтезовано вихідний код реалізації запропонованого обчислювача на мові Verilog, а також тестовий стенд (тестбенч) для верифікації на рівні регістрових передач. В симуляторі ModelSim проведено верифікацію запропонованого обчислювача на рівні регістрових передач. Зі створеного вихідного коду на мові Verilog синтезовано апаратну реалізацію запропонованого обчислювача в базисі програмованої логіки з використанням Intel FPGA Quartus Prime. Виконано порівняння запропонованого обчислювача з існуючими аналогами за помилкою розрахунку результату та апаратурними витратами.


Ключові слова


обчислювач; логарифм; фіксована кома; Verilog; ПЛІС; FPGA; програмована логіка

Повний текст:

PDF

Перелік посилань для Cited-By Linking


Demmel, F. (2009). Practical Aspects of Design and Application of Direction-Finding Systems. In Classical and Modern Direction-of-Arrival Estimation (pp. 53–92). Elsevier. DOI: 10.1016/B978-0-12-374524-8.00008-8

C. Park, D. Kim, "The Fast Correlative Interferometer Direction Finder using I/Q Demodulator," 2006 Asia-Pacific Conference on Communications, Busan, 2006, pp. 1-5, DOI: 10.1109/APCC.2006.255915

A. M. Mansour, A. M. El-Sawy, M. S. Aziz, A. T. Sayed, "A New Hardware Implementation of Base 2 Logarithm for FPGA," International Journal of Signal Processing Systems, vol. 3, no. 2, pp. 177-182, Dec. 2015. DOI: 10.12720/ijsps.3.2.177-182

Implement Fixed-Point Log2 Using Lookup Table,” 2020. [Online]. Available: https://www.mathworks.com/help/fixedpoint/ug/implement-fixed-point-log2-using-lookup-table.html [Accessed 16, May 2020]

H. Hassler, N. Takagi, "Function evaluation by table look-up and addition," in Proceedings of the 12th Symposium on Computer Arithmetic, Bath, UK, 1995, pp. 10-16, DOI: 10.1109/ARITH.1995.465382

D. D. Sarma, D. W. Matula, "Measuring the accuracy of ROM reciprocal tables," in IEEE Transactions on Computers, vol. 43, no. 8, pp. 932-940, Aug. 1994, DOI: 10.1109/12.295855

D. K. Kostopoulos, “An algorithm for the computation of binary logarithms,” IEEE Transactions on Computers, vol. 40, no. 11, Nov. 1991. DOI: 10.1109/12.102831

“A way to calculate logarithm with a base of two,” 2019. [Online]. Available: https://habr.com/ru/post/469327/ [Accessed 16, May 2020]

P. K. Meher, J. Valls, T. Juang, K. Sridharan, K. Maharatna, "50 Years of CORDIC: Algorithms, Architectures, and Applications," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 56, no. 9, pp. 1893-1907, Sept. 2009, DOI: 10.1109/TCSI.2009.2025803

L. Bangqiang, H. Ling, Y. Xiao, "Base-N logarithm implementation on FPGA for the data with random decimal point positions," 2013 IEEE 9th International Colloquium on Signal Processing and its Applications, Kuala Lumpur, 2013, pp. 17-20, DOI: 10.1109/CSPA.2013.6530006

R. D. Yershov, "A Scalable VHDL-Implementation Technique of the Priority Encoder Structure into FPGA," 2018 IEEE 38th International Conference on Electronics and Nanotechnology (ELNANO), Kiev, 2018, pp. 727-732, DOI: 10.1109/ELNANO.2018.8477465

H. Warren, Hacker's Delight, Addison-Wesley, 2012. ISBN: 978-0-321-84268-8

I. Korotkyi, “Source code for the proposed Log2 hardware accelerator,” 2020. [Online]. Available: https://github.com/KorotkiyEugen


Перелік посилань


  1. Demmel, F. (2009). Practical Aspects of Design and Application of Direction-Finding Systems. In Classical and Modern Direction-of-Arrival Estimation (pp. 53–92). Elsevier. DOI: 10.1016/B978-0-12-374524-8.00008-8
  2. C. Park, D. Kim, "The Fast Correlative Interferometer Direction Finder using I/Q Demodulator," 2006 Asia-Pacific Conference on Communications, Busan, 2006, pp. 1-5, DOI: 10.1109/APCC.2006.255915
  3. A. M. Mansour, A. M. El-Sawy, M. S. Aziz, A. T. Sayed, "A New Hardware Implementation of Base 2 Logarithm for FPGA," International Journal of Signal Processing Systems, vol. 3, no. 2, pp. 177-182, Dec. 2015. DOI: 10.12720/ijsps.3.2.177-182
  4. Implement Fixed-Point Log2 Using Lookup Table,” 2020. [Online]. Available: https://www.mathworks.com/help/fixedpoint/ug/implement-fixed-point-log2-using-lookup-table.html [Accessed 16, May 2020]
  5. H. Hassler, N. Takagi, "Function evaluation by table look-up and addition," in Proceedings of the 12th Symposium on Computer Arithmetic, Bath, UK, 1995, pp. 10-16, DOI: 10.1109/ARITH.1995.465382
  6. D. D. Sarma, D. W. Matula, "Measuring the accuracy of ROM reciprocal tables," in IEEE Transactions on Computers, vol. 43, no. 8, pp. 932-940, Aug. 1994, DOI: 10.1109/12.295855
  7. D. K. Kostopoulos, “An algorithm  for  the  computation  of  binary logarithms,” IEEE  Transactions  on  Computers, vol. 40, no. 11, Nov. 1991. DOI: 10.1109/12.102831
  8. “A way to calculate logarithm with a base of two,” 2019. [Online]. Available: https://habr.com/ru/post/469327/ [Accessed 16, May 2020]
  9. P. K. Meher, J. Valls, T. Juang, K. Sridharan, K. Maharatna, "50 Years of CORDIC: Algorithms, Architectures, and Applications," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 56, no. 9, pp. 1893-1907, Sept. 2009, DOI: 10.1109/TCSI.2009.2025803
  10. L. Bangqiang, H. Ling, Y. Xiao, "Base-N logarithm implementation on FPGA for the data with random decimal point positions," 2013 IEEE 9th International Colloquium on Signal Processing and its Applications, Kuala Lumpur, 2013, pp. 17-20, DOI: 10.1109/CSPA.2013.6530006
  11. R. D. Yershov, "A Scalable VHDL-Implementation Technique of the Priority Encoder Structure into FPGA," 2018 IEEE 38th International Conference on Electronics and Nanotechnology (ELNANO), Kiev, 2018, pp. 727-732, DOI: 10.1109/ELNANO.2018.8477465
  12. H. Warren, Hacker's Delight, Addison-Wesley, 2012. ISBN: 978-0-321-84268-8
  13. I. Korotkyi, “Source code for the proposed Log2 hardware accelerator,” 2020. [Online]. Available: https://github.com/KorotkiyEugene/log_hdl_simulink/






Copyright (c) 2020 Гордієнко Я. О., Варфоломєєв А. Ю., Короткий Є. В.

Creative Commons License
Ця робота ліцензована Creative Commons Attribution 4.0 International License.

ISSN: 2523-4447
e-ISSN: 2523-4455