Апаратна реалізація потокового обчислювача логарифму для даних в форматі з фіксованою комою
Бічна панель сторінки статті
Основний зміст сторінки статті
Анотація
В роботі розглянуто існуючі підходи до обчислення логарифму. Запропоновано параметризовану апаратну реалізацію потокового обчислювача логарифму за основою 2 для даних в форматі з фіксованою комою, що дозволяє визначати точність обчислень, а також розрядності цілої й дробової частин даних на вході та виході обчислювача. Створено високорівневу параметризовану модель запропонованого обчислювача в MATLAB® Simulink®, з застосуванням якої виконано оцінку точності розрахунків. З високорівневої моделі MATLAB® Simulink® синтезовано вихідний код реалізації запропонованого обчислювача на мові Verilog, а також тестовий стенд (тестбенч) для верифікації на рівні регістрових передач. В симуляторі ModelSim проведено верифікацію запропонованого обчислювача на рівні регістрових передач. Зі створеного вихідного коду на мові Verilog синтезовано апаратну реалізацію запропонованого обчислювача в базисі програмованої логіки з використанням Intel FPGA Quartus Prime. Виконано порівняння запропонованого обчислювача з існуючими аналогами за помилкою розрахунку результату та апаратурними витратами.
Блок інформації про статтю
Ця робота ліцензується відповідно до Creative Commons Attribution 4.0 International License.
Автори, які публікуються у цьому журналі, погоджуються з наступними умовами:- Автори залишають за собою право на авторство своєї роботи та передають журналу право першої публікації цієї роботи на умовах ліцензії Creative Commons Attribution License, котра дозволяє іншим особам вільно розповсюджувати опубліковану роботу з обов'язковим посиланням на авторів оригінальної роботи та першу публікацію роботи у цьому журналі.
- Автори мають право укладати самостійні додаткові угоди щодо неексклюзивного розповсюдження роботи у тому вигляді, в якому вона була опублікована цим журналом (наприклад, розміщувати роботу в електронному сховищі установи або публікувати у складі монографії), за умови збереження посилання на першу публікацію роботи у цьому журналі.
- Політика журналу дозволяє і заохочує розміщення авторами в мережі Інтернет (наприклад, у сховищах установ або на особистих веб-сайтах) рукопису роботи, як до подання цього рукопису до редакції, так і під час його редакційного опрацювання, оскільки це сприяє виникненню продуктивної наукової дискусії та позитивно позначається на оперативності та динаміці цитування опублікованої роботи (див. The Effect of Open Access).
Посилання
Demmel, F. (2009). Practical Aspects of Design and Application of Direction-Finding Systems. In Classical and Modern Direction-of-Arrival Estimation (pp. 53–92). Elsevier. DOI: 10.1016/B978-0-12-374524-8.00008-8
C. Park, D. Kim, "The Fast Correlative Interferometer Direction Finder using I/Q Demodulator," 2006 Asia-Pacific Conference on Communications, Busan, 2006, pp. 1-5, DOI: 10.1109/APCC.2006.255915
A. M. Mansour, A. M. El-Sawy, M. S. Aziz, A. T. Sayed, "A New Hardware Implementation of Base 2 Logarithm for FPGA," International Journal of Signal Processing Systems, vol. 3, no. 2, pp. 177-182, Dec. 2015. DOI: 10.12720/ijsps.3.2.177-182
Implement Fixed-Point Log2 Using Lookup Table,” 2020. [Online]. Available: https://www.mathworks.com/help/fixedpoint/ug/implement-fixed-point-log2-using-lookup-table.html [Accessed 16, May 2020]
H. Hassler, N. Takagi, "Function evaluation by table look-up and addition," in Proceedings of the 12th Symposium on Computer Arithmetic, Bath, UK, 1995, pp. 10-16, DOI: 10.1109/ARITH.1995.465382
D. D. Sarma, D. W. Matula, "Measuring the accuracy of ROM reciprocal tables," in IEEE Transactions on Computers, vol. 43, no. 8, pp. 932-940, Aug. 1994, DOI: 10.1109/12.295855
D. K. Kostopoulos, “An algorithm for the computation of binary logarithms,” IEEE Transactions on Computers, vol. 40, no. 11, Nov. 1991. DOI: 10.1109/12.102831
“A way to calculate logarithm with a base of two,” 2019. [Online]. Available: https://habr.com/ru/post/469327/ [Accessed 16, May 2020]
P. K. Meher, J. Valls, T. Juang, K. Sridharan, K. Maharatna, "50 Years of CORDIC: Algorithms, Architectures, and Applications," in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 56, no. 9, pp. 1893-1907, Sept. 2009, DOI: 10.1109/TCSI.2009.2025803
L. Bangqiang, H. Ling, Y. Xiao, "Base-N logarithm implementation on FPGA for the data with random decimal point positions," 2013 IEEE 9th International Colloquium on Signal Processing and its Applications, Kuala Lumpur, 2013, pp. 17-20, DOI: 10.1109/CSPA.2013.6530006
R. D. Yershov, "A Scalable VHDL-Implementation Technique of the Priority Encoder Structure into FPGA," 2018 IEEE 38th International Conference on Electronics and Nanotechnology (ELNANO), Kiev, 2018, pp. 727-732, DOI: 10.1109/ELNANO.2018.8477465
H. Warren, Hacker's Delight, Addison-Wesley, 2012. ISBN: 978-0-321-84268-8
I. Korotkyi, “Source code for the proposed Log2 hardware accelerator,” 2020. [Online]. Available: https://github.com/KorotkiyEugen
